Il nuovo tester T5503HS2 è stato progettato da Advantest per facilitare la verifica delle memorie DRAM ad altisssima velocità di nuova generazione LP-DDR5 e DDR5.

La flessibilità del nuovo sistema amplia le capacità della famiglia di prodotti T5503 per rispondere alle esigenze dell’ attuale “super ciclo" di mercato, in cui la domanda globale di memorie è in fortissimo aumento.

I supercicli delle memorie sono spinti dalla rapida crescita dei mercati di sbocco finali, in particolare i dispositivi elettronici portatili e i server.

L'utilizzo di DRAM in dispositivi portatili è cresciuto di oltre il 500 percento dal 2009, secondo l'istituto di ricerche di mercato IHS Markit. Lo studio di IHS Markit stima che entro il 2021 saranno necessari 120 miliardi di gigabit di capacità DRAM per applicazioni di elaborazione dei dati molto diversificate, dall'elettronica portatile ai data center, passando per le automobili, i videogiochi e le schede grafiche.

Per soddisfare questa domanda di memoria sempre più ampia, i costruttori di chip stanno sviluppando tecnologie SDRAM nuove e sempre più avanzate, come le memorie DDR5 e LP-DDR5, con velocità di trasferimento dati fino a 6,4 gigabit per secondo (Gbps).

Il sistema di collaudo automatico T5503HS2 di Advantest è concepito per offrire soluzioni di test per questa nuova generazione di memorie, ma anche per quelle attuali. È infatti in grado di effettuare test con velocità fino a 8 Gbps, con una precisione della temporizzazione di ±45 picosecondi.

Sfruttando i suoi 16.256 canali di misura, il sistema è molto versatile e assicura il massimo grado di parallelismo per ottenere un costo complessivo del collaudo compatibile con le esigenze del mercato delle memorie LP-DDR5 e DDR5 SDRAM di prossima generazione, permettendo nello stesso tempo di continuare a collaudare gli attuali circuiti integrati DDR4 e LP-DDR4, oltre alle memorie a maggior ampiezza di banda.

Quando viene equipaggiato con un sistema di clock ad alta velocità da 4,5 GHz, il nuovo sistema di collaudo offre la scalabilità necessaria per gestire i circuiti integrati di memoria del futuro con velocità di trasferimento dei dati superiori a 8 gigabit per secondo.

Il sistema di collaudo T5503HS2 può riconoscere e regolare automaticamente le differenze di timing DQS-DQ per assicurare un maggior margine di temporizzazione attraverso la regolazione in tempo reale. Inoltre, un nuovo generatore algoritmico di pattern (ALPG) consente una valutazione rapida e di alta qualità delle caratteristiche più avanzate dei dispositivi.

Infine, il tester T5503HS2 è disponibile anche con un nuovo alimentatore programmabile con tempi di risposta quattro volte più veloce rispetto alla versione precedente, garantendo così cadute di tensione molto inferiori.